Design of a cmos parallel continuous-time sigma-delta analog to digital converter for ofdm uwb receivers

Resumen

Las comunicaciones han ganado presencia en nuestra vida diaria gracias a tecnologías como Internet o la telefonía móvil. Las posibilidades de conexión de los nuevos terminales (teléfonos, PDAs, tablet-PCs, netbooks, etc.) y el aumento de la capacidad de almacenamiento de datos de las memorias de estado sólido han promovido la necesidad de transferir datos voluminosos a distancias muy cortas, de dispositivo a dispositivo. Los estándares de Redes Inalámbricas de Área Personal (WPANs) pretenden ofrecer este tipo de servicio de alta velocidad. En este área, varios estándares basados en OFDM UWB han sido propuestos por entidades de estandarización y consorcios de empresas. Dentro del subsistema receptor, el convertidor analógio digital es un bloque especialmente exigente en cuano a requisitos de velocidad y precisión. Cuando el ancho de banda de la señal es grande, los convertidores de tipo Nyquist se pueden paralelizar para multiplicar el ancho de banda procesado. Sin embargo, las imperfecciones circuitales (sobre todo las debidas al mismatch entre canales) limitan el rendimiento de este tipo de estructuras, causando espurias y distorsión. Los convertidores sigma-delta de tiempo continuo han demostrado ser una opción práctica en la conversión de datos en sistemas de comunicaciones. Entre sus ventajas se destacan una menor sensibilidad a las imperfecciones circuitales y un anti-aliasing implícito. Además, por ser sistemas en el dominio de la frecuencia, son especialmente adecuados para la digitalización de señales OFDM. La estructura de la modulación OFDM, consistente en subportadoras ortogonales, permiten aprovechar las características de los convertidores CT-SD, pudiéndose emplear en paralelo para digitalizar distintas regiones del espectro de la señal. En esta Tesis se ha realizado el análisis y diseño de un convertidor analógico digital paralelo basado en dos convertidores sigma-delta, uno paso bajo y el otro paso banda, para digitalizar señales OFDM UWB según el estándar ECMA-368. La primera parte de la tesis consiste en un análisis teórico y de simulación de la arquitectura de convertidores sigma-delta en paralelo, para comprobar su viabilidad para este tipo de modulaciones. Se ha estudiado la tasa de error resultante de la conversión, usando la EVM para ello, y se han empleado técnicas numéricas para obtener unas NTF optimizadas. Tras las primeras simulaciones, se han añadido efectos de segundo orden al modelado de los convertidores, tanto a nivel analítico como de simulación, realizando un estudio de los efectos de exceso de retardo del lazo, ancho de banda finito en los operacionales e histéresis en el cuantizador, y comprobando su validez mediante la programación de un simulador y su contraste con datos experimentales de un chip anterior. Entre las estrategias para compensar dichos efectos, se ha propuesto el uso de un reloj de DAC adelantado. Una vez obtenidos los parámetros de diseño como conclusión del estudio previo, se han diseñado los bloques circuitales del ADC en una tecnología CMOS de 130 nm, y se realizó su layout y fabricación. En la Tesis se presentan resultados tanto de simulación de extraídos como de medidas sobre el prototipo fabricado, obteniendo unos buenos resultados de EVM y BER para modulación QAM16. También se han presentado varias propuestas para mejorar el rendimiento del chip así como ideas para incluirlo de manera satisfactoria en un sistema receptor.