Estudio de paralelización de convertidores Flyback en aplicaciones de carga de baterías y condensadores de hasta 1.2 kilovatios

Resumen

Esta tesis doctoral se aborda el diseño de una arquitectura de control para un regulador Flyback de hasta 1.2 kilovatios. Su principal potencial aplicación la constituyen los sistemas de carga de baterías. Los sistemas de carga de baterías han de poder adaptarse a un amplio rango de voltajes debido a que cada batería está formada por la unión de diferentes células elementales para obtener el voltaje y/o la corriente de salida deseados. La unión células en su conexión serie – paralelo, propicia que no todos los grupos de células se carguen al mismo voltaje. Por esta razón se han integrar sistemas de balance que se encarguen de equilibrar los voltajes de las células hasta niveles óptimos. Estos sistemas balance han de operar en rangos de voltaje amplios dependiendo del número de células a su cargo. Esta característica funcional hace necesario, en los sistemas actuales, el uso diferentes piezas de hardware, lo que es complejo y caro. En esta tesis doctoral se propone una arquitectura alternativa a las actualmente empleadas que minimiza el uso de componentes pasivos y mejora su adaptabilidad. La metodología y procedimiento de estudio detallan todo el proceso de análisis, conceptualización y verificación. Cada una de las fases han sido diseñadas y verificadas con herramientas de software e instrumentación específica, como osciloscopios, generadores señal, piezas de hardware y fuentes de alimentación de alta potencia. Para llevar a cabo este estudio y analizar la viabilidad tecnológica de la propuesta se han establecido ocho objetivos, cuatro principales y cuadro secundarios. Los objetivos desarrollados permiten cubrir diferentes aspectos tecnológicos como son: - Arquitectura funcional basada en interrupciones específicas.: Este estudio propone un método de control innovador basado en interrupciones. Las interrupciones, poseen latencias que pueden impactar en el funcionamiento final. Este estudio propone técnicas para solventar estos problemas. - Arquitectura de buses y periféricos: La selección de periféricos, así como su organización interna, se trata de manera específica, maximizando los recursos para crear un sistema adaptable en tiempo real. - Sincronización de cores: La arquitectura propuesta está formada por dos unidades centrales de procesado específicas. Los objetivos de este bloque están centrados en el estudio de la arquitectura de sincronización de ambas unidades de procesado para maximizar los recursos de hardware. - Sincronización de controladores: La sincronización de diferentes controladores permite incrementar los rangos de corriente y mejorar la integración de la arquitectura propuesta. Cada uno de estos objetivos se ha abordado desde un punto de vista experimental, detallándose en esta tesis el procedimiento utilizado y los resultados experimentales conseguidos. Dichos resultados experimentales han sido obtenidos sobre una placa de circuito impreso diseñada y elaborada específicamente para este propósito.